1. Показать развитие и классификацию однопроцессорных архитектур. 2

1.Показать развитие и классификацию однопроцессорных архитектур. 2

2.Классификация архитектуры SISD с краткой характеристикой классов. 2

3.Основные характерные черты CISC-архитектуры. 3

4.Основные характерные черты RISC-архитектуры. 3

5.Основные характерные черты суперскалярной обработки. 3

6.Основные характерные черты VLIW-архитектуры. 3

7.Основные отличительные черты EPIC-концепции. 3

8.Классификация способов организации SIMD-архитектуры с пояснениями. 4

9.В чем суть матричного и векторно-конвейерного способов организации SIMD-архитектуры? 5

10.В чем суть ММХ-технологии и потоковых SIMD-расширений? 5

11.Многоядерность и энергосбережения 5

12.Перечислить технико-эксплуатационные характеристики компьютера. 6

13.Функциональные возможности, области применения, основные производители мэйнфреймов. 7

14.Функциональные возможности, пути развития, современные разработки супер-ЭВМ. 7

15.Функциональные возможности, назначение, платформы рабочих станций. 7

16.Классификация микро-ЭВМ с краткой характеристикой классов. 8

17.Классификация серверов с пояснениями. 8

18.Классификация серверов по функциональному назначению. 10

19.Перечислить основные требования, которые учитываются при проектировании серверов. 10

20.Какими характеристиками должен обладать ПК? 10

21.Классификация ПК по способу использования. 11

22.Классификация ноутбуков. 11

23.Классификация, состав, платформы, производители карманных ПК. 12

24.Типы данных IA-32 (без ММХ и SSE) 13

25.Типы данных ММХ-технологии. 15

26.Типы данных SSE, SSE-2-расширений. 16

27.Типы данных IA-64. 16

28.Теги и дескрипторы. 17

29.Абсолютные способы формирования исполнительного адреса операндов. 17

30.Косвенная адресация операндов. 18

31.Относительные способы формирования исполнительного адреса операнда. 18

32.Реализация адресации операндов «базирование способом суммирования». 20

34.Реализация индексной адресации операндов. 22

35.Реализация адресации «базирование с индексированием». 23

36.Развитие CISC-системы команд х86 (по годам). 24

37.Какие новые возможности появились у процессора с введением расширения команд SSE-2, SSE-3? 25

38.Особенности архитектуры процессоров х86-64. 25

39.Режимы работы процессоров х86-64-архитектуры. 26

40.Форматы команд RISC-процессора. 27

41.Особенности системы команд IA-64. 27

42.Формат команд IA-64 и структура пакета инструкций. 28

43.Функции центрального устройства управления процессора. 28

44.Классификация методов построения центрального устройства управления процессора. 29

45.Центральное устройство управления микропрограммного типа. 29

47.Определить назначение, структуру, количество регистров процессора обработки чисел с плавающей точкой IA-32 (х87). 31

48.Определить назначение, структуру, количество регистров ММХ-технологии и расширений SSE, SSE-2. 32

49.Определить назначение системных регистров и регистров отладки и тестирования IA-32. 32

50.Объяснить суть процедуры переименования регистров в современных процессорах. 33

51.Регистровые структуры процессоров х86-64 архитектуры. 33

52.Регистровые структуры процессоров IA-64. 34

53.Характерные черты современных универсальных микропроцессоров. 35

1.Гарвардская структура с разделением потоков команд и данных. 35

2.Суперскалярная архитектура, обеспечивающая одновременное выполнение нескольких команд в параллельно работающих исполнительных устройствах. 35

3.Динамическое изменение последовательности команд (выполнение команд с опережением – спекулятивное выполнение). 35

4.Конвейерное исполнение команд. 35

5.Предсказание направления ветвлений. 35

6.Параллельная обработка потоков данных. 35

7.Предварительная выборка команд и данных. 35

8.Многоядерная структура процессора. 35

9.Многопотоковая обработка команд. 35

10.Пониженное энергопотребление. 35

54.Особенности микроархитектуры процессоров Intel Nehalem. 35

55.Как осуществляется декодирование команд x86 в процессоре Intel Core 2 Duo? 37

56.Определить назначение , количество, принцип действия исполнительных устройств, процессора Intel Core 2 Duo. 37

57.Характерные черты ядра Athlon. 38

58.Особенности процессорного ядра Hammer (Athlon 64). 39

59.Как осуществляется декодирование команд х86 в ядре Hammer (Athlon 64)? 39

60.Определить назначение, количество, принцип действия исполнительных устройств ядра Hammer (Athlon 64). 39

61.Особенности процессора Power PCG5. 39

62.Определить назначение, количество, принцип действия исполнительных устройств процессора Power PCG5. 40

63.Конвейерная технология выполнения команд. 41

64.Особенности микроархитектуры Intel Core 42

65.Характеристики системы прерывания. 43

66.Программно-управляемый приоритет прерывающих программ. 45

67.Иерархическая структура памяти компьютера. 46

68.Методы обновления строк в основной и кэш-памяти. 47

69.Методы замещения строк в кэш-памяти. 48

70.Общие принципы организации оперативной памяти компьютера. 49

71.Распределение оперативной памяти фиксированными разделами. 50

72.Распределение оперативной памяти динамическими разделами. 51

73.Распределение оперативной памяти перемещаемыми разделами. 52

74.Страничное распределение виртуальной памяти. 53

75.Механизм преобразования виртуального адреса в физический при страничной организации виртуальной памяти. 55

76.Сегментное распределение виртуальной памяти. 57

77.Странично-сегментное распределение виртуальной памяти. 59

78.Механизм преобразования виртуального адреса в физический при странично-сегментном распределении памяти с использованием TLB. 60

79.Методы повышения пропускной способности оперативной памяти. 61

80.Методы ускорения процессов обмена информацией между ОП и внешними запоминающими устройствами. 64

81.Характеристики интерфейсов. 65

82.Классификация интерфейсов. 65

83.Программно-управляемая передача данных в компьютере. 66

84.Прямой доступ к памяти в компьютере. 67

85.Классификация MIMD-систем по способу взаимодействия процессоров. 68

86.Сильносвязанные многопроцессорные системы. 69

87.Слабосвязанные многопроцессорные системы. 71