Правительство Российской Федерации Федеральное государственное автономное образовательное учреждение высшего профессионального образования
|
Скачать 1.44 Mb.
|
1.3 ПЛИС семейства FLEX10KПЛИС семейств FLEX10K, FLEX10KA, FLEX10KE на данный момент, самая популярная элементная база для реализации алгоритмов цифровой обработки сигналов (ЦОС), построения сложных устройств обработки данных и интерфейсов. Это объясняется тем, что благодаря большой логической емкости, удобной архитектуре, включающей встроенные блоки памяти, достаточно высокой надежности и удачному соотношению цена - логическая емкость данные ПЛИС удовлетворяют разнообразным требованиям, возникающих у разработчика как систем ЦОС, так и устройств управления, обработки данных и т.п. Учитывая эти особенности, для ячейки информационного обмена была выбрана ПЛИС этого семейства. В таблице 1 приведены основные сведения о ПЛИС семейства FLEX10K. [2] Таблица 1. Основные сведения о ПЛИС семейства FLEX10K
Обобщенная функциональная схема ПЛИС семейства FLEX10K приведена на рис. 1. В основе архитектуры лежат логические блоки (ЛБ), содержащие 8 логических элементов и локальную матрицу соединений (ЛМС). Глобальная матрица соединений разделена на строки и столбцы, имеет непрерывную структуру. Посередине строки располагаются встроенные блоки памяти. Кроме того, имеются глобальные цепи управления, синхронизации и управления вводом-выводом. Встроенный блок памяти (ВБП) представляет собой ОЗУ емкостью 2048 (4096) бит и состоит из локальной матрицы соединений, собственно модуля памяти, синхронных буферных регистров, а также программируемых мультиплексоров. Сигналы на вход ЛМС ВБП поступают со строки ГМС. Тактовые и управляющие сигналы поступают с глобальной шины управляющих сигналов. Выход ВБП может быть скоммутирован как на строку, так и на столбец ГМС. Наличие синхронных буферных регистров и программируемых мультиплексоров позволяет конфигурировать ВБП как запоминающее устройство с организацией 256 х 8, 512х4, 1024х2, 2048х1. Наличие ВБП дает возможность табличной реализации таких элементов устройств ЦОС, как перемножители, АЛУ, сумматоры и т.п., имеющих быстродействие до 100 МГц (конечно при самых благоприятных условиях, реально быстродействие арифметических устройств, реализованных на базе ВБП составляет 10 – 50 МГц).  Рисунок 1. Архитектура ПЛИС FLEX10K Все ПЛИС семейства FLEX10K совместимы по уровням с шиной PCI, имеют возможность как последовательной, так и параллельной загрузки, полностью поддерживают стандарт JTAG. Элемент ввода-вывода (ЭВВ) ПЛИС семейства FLEX10K соединяет канал строки или столбца ГМС с выводом микросхемы. ЭВВ позволяет осуществить ввод-вывод бита данных с различными скоростями, временное хранение данных, эмуляцию открытого коллектора. Наличие входного и выходного регистра позволяют хранить данные, что снижает логическую нагрузку на ЛЭ и высвобождает ресурсы ПЛИС для реализации других функций. Скорость переключения буфера ЭВВ может быть задана при конфигурации ПЛИС. Пониженная скорость переключения позволяет снизить уровень импульсных помех и «звона» в системе. [4] Основные параметры временной модели ПЛИС предоставлены в приложении 1. |
Похожие:
 |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
|
Правительство Российской Федерации Федеральное государственное автономное... «Формирования и реализация инновационной политики коалиционного правительства Великобритании» |
 |
Правительство Российской Федерации федеральное государственное автономное... Маркетинговый план для усиления конкурентоспособности компании «Прогноз» 53 |
|
Правительство Российской Федерации Федеральное государственное автономное... Регрессионный анализ влияния макрофакторов на показатели банковской деятельности 21 |
|
Правительство Российской Федерации Федеральное государственное автономное... Зона свободной торговли асеан – Австралия и Новая Зеландия |
Заказать интернет-магазин под ключ!